Re: test0 del core de Amstrad CPC
Publicado: 29 Mar 2017, 13:07
Sí ya tienes los gráficos hechos, el resto es cuesta abajo. ¡Genial!
Forum to discuss about the ZX-Uno project
https://zxuno.com/forum/
Tanto, que no esperes ver en RetroMalaga lo que pides. Tengo una vida, y un trabajo...desUBIKado escribió:¿no vas un poco justo para presentar una versión totalmente funcional y con soporte de disquetes en la próxima RetroPixel Málaga 2017?
No tan rápido. Que pase todos los tests del ZEXALL no es lo más importante. Hay CPU's reales que no los pasan. Me preocupa más el comportamiento de la señal WAIT del core, que si es un T80, puede darme sorpresas. De todas formas, y aunque tengo varios cores Z80 para probar a ver cuál "calza" mejor, uno más no me viene mal (igual hasta lo tengo ya y todo). ¿Ese core está disponible en código fuente? (me respondo a mi mismo) No, no lo está, así que me olvido de él.Vanfanel escribió:Yo diría que, una vez completado el GA, pillar la implementación del Z80 que usa por ejemplo el core de MSX1 de Fabio, que pasa TODOS los tests del ZEXALL, y embutírsela despertando así a la bestia, es más sencillo que lo que está mostrando maese McLeod aquí... Pero igual me equivoco.
Pues que sepas que me parece muy mal... ¿En serio que tenía que poner una "carita" al final de la pregunta? No la puse a proposito porque no esperaba que me contestases en serio. Fijate que nadie lo ha hecho. Ahora en serio, gracias por tu gran trabajo, que sepas que lo valoro mucho, y que nos estás dando a muchos unas grandes alegrías con los cores que te has currado y todos esos "experimentos" que se te ocurren.mcleod_ideafix escribió: Tanto, que no esperes ver en RetroMalaga lo que pides. Tengo una vida, y un trabajo...
i8255 и клавиатура на ней - на самом деле это очень просто. На такой микросхеме сделано много российских компьютеров.mcleod_ideafix escribió: - Añadir el i8255, que tiene su miga porque originalmente éste es un dispositivo sin reloj, y eso es algo que no gusta mucho en el diseño FPGA. Con él, añadir el teclado
Good to know that. Actually, I have two different cores for the i8255, but I have to check them to see which one works better for my needs. For example, it should be good if I can tell which direction the pin at which VSYNC is connected is configured at, because on the original machine, you can, sometimes, override the VSYNC from the CRTC and insert a "fake" VSYNC signal to the gate array. I don't know if this has been actually used though.azesmbog escribió:i8255 и клавиатура на ней - на самом деле это очень просто. На такой микросхеме сделано много российских компьютеров.mcleod_ideafix escribió: - Añadir el i8255, que tiene su miga porque originalmente éste es un dispositivo sin reloj, y eso es algo que no gusta mucho en el diseño FPGA. Con él, añadir el teclado
На MIST-e есть несколько исходников и примеров. Например APOGEY и RADIO-RK86 - их кстати вполне легко запустить на ZX-UNO
Простите за мои пять копеек
No, a menos que Fabio lo haya cogido del repo del ZX-UNO. Voy a verlo y te digo...Vanfanel escribió:Es efectivamente el T80 "arreglado", que pasa todos los tests del ZEXALL. Espero que con ese te valga. ¿No es el mismo que usa el core principal de ZX Spectrum?
Pero me queda por ver si arregla el bug que encontré en su momento, y que no vi arreglado en ninguna otra versión. Voy a mirar...0247a: 7th of September, 2003 by Kazuhiro Tsujikawa (tujikawa@hat.hi-ho.ne.jp)
-- Fixed IORQ_n, RD_n, WR_n bus timing
mcleod_ideafix escribió:No, a menos que Fabio lo haya cogido del repo del ZX-UNO. Voy a verlo y te digo...Vanfanel escribió:Es efectivamente el T80 "arreglado", que pasa todos los tests del ZEXALL. Espero que con ese te valga. ¿No es el mismo que usa el core principal de ZX Spectrum?
EDITO: aha! este core ya lo tengo, y es uno con los que ya pensaba probar el Amstrad. Es uno con los que hice pruebas en su día con el SAM Coupé! Esta línea lo ha delatadoPero me queda por ver si arregla el bug que encontré en su momento, y que no vi arreglado en ninguna otra versión. Voy a mirar...0247a: 7th of September, 2003 by Kazuhiro Tsujikawa (tujikawa@hat.hi-ho.ne.jp)
-- Fixed IORQ_n, RD_n, WR_n bus timing
EDITO: No. Parece que este core no arregla el bug que tenemos arreglado en el core que usamos para el Spectrum. Este core no actualiza adecuadamente los flags cuando hay una instrucción LD A,R o LD A,I así que me extraña que pase todos los tests del ZEXALL.
I did, but, unless the author has cleaned it up, that core suffers from some limitations: it is not optimized for FPGA design, so the resulting netlist performs very slow. I recall it has also some local clocks (combinational signals that are used as clocks) which, still being accepted in a Spartan 6 design, makes this core to quickly exhaust all global buffers, leaving the P&R process very little to work with. I think it's a core more suitable for performing simulations than for being synthesized.fbelavenuto escribió:I recommend trying out the A-Z80 project too:
https://opencores.org/project,a-z80