Re: MacPlus en el Papilio con SRAM
Publicado: 11 Dic 2016, 07:48
Jopetas!!! al final me voy a ver "obligado" a comprarlo....
-----------------
Volviendo al tema del MacPLus, estoy teniendo problemas con el acceso a la SRAM del ZXUNO, por varios motivos: en el diseño, empleo un SRAM de 1mega pero en modo 16bits, que me da 512k de direcciones y 16bits de salida, ademas, es necesario el pin /OE y los pines /LB y /UB.
El Pin /OE es necesario, por que al arrancar, la flash se transfiere a la SRAM, la ROM y una pequeña parte del disco de arranque, (no da para mas) y mientras se escribe desde la flash spi a la sram no debe haber lecturas, pero este diseño aún no entiendo bien cómo está hecho, y se ve, que a la vez que escribe, también lee, y eso confunde al bus de datos y se corrompe lo que escribe. No es un problema mayor, solo es buscar dónde ocurre y poner una condición de "no lectura" mientras la flash funciona. Pero no he dado con ese lugar aún.
Y los pines /LB /UB (activa datos superior o inferior) también es necesario, por que la cpu 68000 accede a uno u otro a petición, al ser un sistema 16bits. En una memoria sram de 16bits eso está chupado, son dos "wires", pero en el ZXUNO no tenemos, y no ha formar sencilla de acumular dos bytes y entregarlos cuando lo pida la cpu.
Son dos cosas que se me están escapando. En el papilio funciona de perlas, tanto con SDRAM (con sus 32 megas) como con SRAM, con "solo" un mega.
Sigo peleando con ello, a ver si al menos logro que cargue algo que se pueda mostrar.
-----------------
Volviendo al tema del MacPLus, estoy teniendo problemas con el acceso a la SRAM del ZXUNO, por varios motivos: en el diseño, empleo un SRAM de 1mega pero en modo 16bits, que me da 512k de direcciones y 16bits de salida, ademas, es necesario el pin /OE y los pines /LB y /UB.
El Pin /OE es necesario, por que al arrancar, la flash se transfiere a la SRAM, la ROM y una pequeña parte del disco de arranque, (no da para mas) y mientras se escribe desde la flash spi a la sram no debe haber lecturas, pero este diseño aún no entiendo bien cómo está hecho, y se ve, que a la vez que escribe, también lee, y eso confunde al bus de datos y se corrompe lo que escribe. No es un problema mayor, solo es buscar dónde ocurre y poner una condición de "no lectura" mientras la flash funciona. Pero no he dado con ese lugar aún.
Y los pines /LB /UB (activa datos superior o inferior) también es necesario, por que la cpu 68000 accede a uno u otro a petición, al ser un sistema 16bits. En una memoria sram de 16bits eso está chupado, son dos "wires", pero en el ZXUNO no tenemos, y no ha formar sencilla de acumular dos bytes y entregarlos cuando lo pida la cpu.
Son dos cosas que se me están escapando. En el papilio funciona de perlas, tanto con SDRAM (con sus 32 megas) como con SRAM, con "solo" un mega.
Sigo peleando con ello, a ver si al menos logro que cargue algo que se pueda mostrar.